```
(Item 1 from file: 351)
DIALOG(R) File 351: Derwent WPI
(c) 2002 Thomson Derwent. All rts. reserv.
             **Image available**
011858168
WPI Acc No: 1998-275078/ 199825
XRPX Acc No: N98-216049
  Television receiver with several television broadcast signal reception
  function - includes memory block to which signal from multiple video
  signal processing circuit blocks, is supplied through tri-state output
Patent Assignee: MATSUSHITA DENKI SANGYO KK (MATU
Number of Countries: 001 Number of Patents: 001
Patent Family:
Patent No
              Kind
                     Date
                             Applicat No
                                                    Date
JP 8088838
                   19960402 JP 94223369
               Α
                                             A 19940919
                                                            199825
Priority Applications (No Type Date): JP 94223369 A 19940919
Patent Details:
Patent No Kind Lan Pg
                         Main IPC
                                    Filing Notes
JP 8088838
              Α
                    16 H04N-007/01
Abstract (Basic): JP 8088838 A
        The receiver includes multiple video signal processing circuit
    blocks (8-10) corresponding to multiple broadcast systems. A memory
    block (14) is provided, to the input terminal of which multiple video
    signal processing circuit blocks are interconnected through signal
    lines.
        The video signal processing circuit block has a tri-state output
    terminal (11-13) for supplying signal to the memory block. The input
    signal from multiple video signal processing circuit block is
    alternatively supplied to the memory block by using the tri- state
    output terminal.
        ADVANTAGE - Reduces power consumption. Receives signals from
    several broadcast systems. Enables observing several videos,
    simultaneously.
        Dwg.1/11
Title Terms: TELEVISION; RECEIVE; TELEVISION; BROADCAST; SIGNAL; RECEPTION;
  FUNCTION; MEMORY; BLOCK; SIGNAL; MULTIPLE; VIDEO; SIGNAL; PROCESS;
 CIRCUIT; BLOCK; SUPPLY; THROUGH; TRI; STATE; OUTPUT; TERMINAL
Derwent Class: W03
International Patent Class (Main): H04N-007/01
```

8/5/2 (Item 1 from file: 347) DIALOG(R) File 347: JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

05133338 **Image available** TELEVISION RECEIVER

File Segment: EPI

APPL. NO.:

PUB. NO.: 08-088838 [JP 8088838 PUBLISHED: April 02, 1996 (19960402)

TOKOI MASAKI INVENTOR(s): SAGAWA KENTA HAMADA MASANORI

ISHIZU ATSUSHI

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan) 06-223369 [JP 94223369]

International Patent Class (Additional): H04N-007/24

FILED: September 19, 1994 (19940919) INTL CLASS: [6] H04N-007/01; H04N-007/24

JAPIO CLASS: 44.6 (COMMUNICATION -- Television)

ABSTRACT

PURPOSE: To flexibly cope with the combination of memory sharing by providing a tristate function in the respective output terminals of plural signal processing circuits and alternatively selecting signals to be inputted to a memory.

CONSTITUTION: In the case of processing the television signals of a first broadcasting system, selection signals S1 added to an input terminal 4 attain a state where only the signal line of the output terminal 11 is equivalently connected to a memory block 14 by turning only the output terminal 11 to a passing state and turning the output terminal 12 and 13 to a high impedance state. The television signals of the first broadcast system added to the input terminal 1 are converted into digital signals in an A/D converter 5, the converted digital television signals are decoded in a first signal processing circuit block 8 and converted into analog signals again by a D/A converter 15 and first video signals are obtained from the output terminal 18. In this case, by switching input signals to the memory block, a picture memory can be shared.

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

庁内整理番号

(11)特許出顧公開番号

特開平8-88838

(43)公開日 平成8年(1996)4月2日

(51) Int.Cl.⁶

鹼別記号

FΙ

技術表示箇所

H04N 7/01 7/24

HO4N 7/13

審査請求 未請求 請求項の数4 OL (全 16 頁)

(21)出願番号

特願平6-223369

(22)出顧日

平成6年(1994)9月19日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 床井 雅樹

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 寒川 賢太

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 浜田 雅則

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 弁理士 小鍜治 明 (外2名)


最終頁に続く

(54) 【発明の名称】 テレビジョン受像機

(57)【要約】

本発明は複数の放送方式のテレビジョン信号 を受信可能なテレビジョン受像機に関するもので、各放 送方式に対応した信号処理回路の間で画像メモリを共有 化することによって、それぞれの信号処理回路で専用メ モリをもつ場合に比べ、大幅なコストダウンを実現でき るテレビジョン受像機を提供することを目的とする。

【構成】 受信可能なそれぞれの放送方式に対応した複 数の信号処理回路ブロックと、少なくとも1つのメモリ ブロックを備え、メモリブロックの入力には各信号処理 回路ブロックからの信号線を共通に接続し、各信号処理 回路ブロックにおけるメモリブロックへの出力をトライ ステート機能を用いて切り換えることによってメモリブ ロックへの入力信号を択一的に選択する。



10

【特許請求の範囲】

【請求項1】複数の映像信号処理回路ブロックと、少なくとも一つのメモリブロックを備え、前記メモリブロックの入力端子には前記複数の映像信号処理回路ブロックからの信号線を共通に接続し、前記複数の映像信号処理回路ブロックは、前記メモリブロックへ信号を供給を引し、選択信号にしたがって選択した出力端子を除きすべてを高インピーダンス状態にすることによって前記メモリブロックへの入力信号を択一的に選択することを特徴とするテレビジョン受像機。

【請求項2】前記複数の映像信号処理回路ブロックと前記少なくとも一つのメモリメモリブロックは、複数の放送方式に対応した信号処理を行うことを特徴とする請求項1記載のテレビジョン受像機。

【請求項3】前記複数の映像信号処理回路ブロックは、各々が到来入力信号の同一フィールド内の信号のみを用いて処理を行う空間信号処理回路と、複数フィールド分の信号を用いて処理を行う時空間信号処理回路とを備え、前記選択信号にしたがって前記時空間信号処理回路 20 に複数フィールド分の信号が得られない場合には前記時空間信号処理回路からの出力を用いない信号処理形態を空間信号処理回路からの出力を用いない信号処理形態をなすことを特徴とする請求項1記載のテレビジョン受像機。

【請求項4】前記複数の信号処理回路ブロックは、各々が前記選択信号にしたがってブロックの全体または一部の駆動クロックを停止できることを特徴とする請求項1記載のテレビジョン受像機。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は複数の放送方式のテレビ ジョン信号を受信可能なテレビジョン受像機に関するも のである。

[0002]

【従来の技術】近年のテレビジョン技術では大容量の画像メモリを用いたテレビジョン信号の圧縮・復元なののディジタル信号処理技術が一般的となっている。しかしテレビジョン放送方式は地域や周波数帯によって様のによって画像メモルの信号処理方式に対応が支援を受ける。複数の放送方式に対応に対応した信号処理回路ごとに画像メモリを持たねばならず、した信号処理回路が製品コストの大幅なアップに対した。そこで複数の放送方式を受信可能なテレジョン受像機において、それぞれの放送方式に対応がっている。そこで複数の放送方式を受信可能なテレビジョン受像機において、それぞれの放送方式に対応に対応に対いる。そこで複数の放送方式を受信可能なテレビジョン受像機において、それぞれの放送方式に対応した信号処理回路の間で画像メモリを共有することが考えらている。

【0003】従来のテレビジョン受像機としては、例えば特開昭62-206977号公報に示されている。

【0004】図11はこの従来のテレビジョン受像機の

ブロック図を示すものであり、この従来例では高品位テレビジョン信号の帯域圧縮方式であるMUSE方式(二宮、他「高品位テレビの衛星1チャンネル伝送方式(MUSE)」テレビジョン学会技術報告TEBS95-237~42ページ)と現行標準テレビ信号の放送方式であるNTSC方式の2方式のテレビジョン信号が受信可能なテレビジョン受像機について述べられている。
【0005】図11において101はベースパンドのM

2

USE信号の入力端子、102はベースパンドのNTS C信号の入力端子、103はMUSE/NTSC切り換 え選択信号M/Nの入力端子、104,105はぞれぞ れMUSE,NTSC信号をディジタル信号に変換する A/D変換器、106は 選択信号M/Nにしたがって MUSE/NTSC信号を選択出力するセレクタ回路、 107,108は画像メモリ、109は入力信号と画像 メモリ107,108で1フレーム期間遅延された信号 とを画素ごとに交互に配列して出力し、フレーム間内挿 処理を行うセレクタ回路、110はMUSE用のタイミ ング信号を発生するタイミング発生回路、111はNT SC用のタイミング信号を発生するタイミング発生回 路、112は選択信号M/NにしたがってMUSE用/ NTSC用タイミング発生回路からのタイミング信号を 選択出力するセレクタ回路、113はセレクタ回路11 2からのタイミング信号にしたがって画像メモリ10 7,108の動作を制御するためのアドレスを発生する アドレス発生器、114はセレクタ回路109でフレー ム間内挿処理によって多重化された現フィールドの信号 と1フレーム期間遅延された信号を分離する分離回路、 115はMUSEの復号処理を行うMUSE信号処理回 路、116はNTSCの復号処理を行うNTSC信号処 理回路、117~122はD/A変換器、123は高品

【0006】以上のように構成された従来のテレビジョン受像機の動作を図面を参照しながら説明する。図において端子101にはMUSE信号が入力され、A/D変換器104によってディジタルデータとなった信号がセレクタ106に入力される。同時に端子102にはNTSC信号が入力され、A/D変換器105によってディジタルデータとなった信号がセレクタ回路106に入力される。また、端子103にはMUSE信号とNTSC信号を切り換える信号M/Nが入力され、セレクタ回路106では信号M/NによってMUSE信号とNTSC信号を切り換えて出力する。

位テレビの表示用モニタ、124は現行標準テレビの表

示用モニタである。

40

50

【0007】セレクタ回路106でMUSE信号が選択された場合には、セレクタ回路112では信号M/NにしたがってMUSE用タイミング発生回路110から出力されるタイミング信号を選択する。アドレス発生回路113ではセレクタ回路112からのタイミング信号にしたがってMUSE信号に適したアドレス信号を発生

し、画像メモリ107,108を制御する。したがってこの場合の画像メモリ107,108の動作はMUSE信号の1フレーム期間の遅延器として働き、セレクタ回路109では入力MUSE信号と1フレーム遅延MUSE信号をサンブルレートの倍レートで切り換えて出力することによってフレーム間内挿処理を行う。MUSE信号処理回路115ではフレーム間内挿処理がなされた信号処理回路115ではフレーム間内挿処理がなされた信号に対して、それに続くMUSE信号の各復号処理を行い、復号後のRGB映像信号の各ディジタルデータを出力する。各ディジタルデータはそれぞれD/A変換器117,118,119によってアナログ信号に変換されてモニタ123に入力される。

【0008】一方、セレクタ回路106でNTSC信号が選択された場合には、セレクタ112ではM/N信号にしたがってNTSC用タイミング発生回路111から出力されるタイミング信号を選択する。アドレス発生器113ではセレクタ回路112からのタイミング信号にしたがってNTSC信号に適したアドレス信号を発生し、画像メモリ107,108を制御する。

[0009] したがってこの場合の画像メモリ107, 108の動作はNTSC信号の1フレーム期間の遅延器 として働き、セレクタ回路109では入力NTSC信号 と1フレーム遅延NTSC信号をサンプルレートの倍レ ートで切り換えて出力することによって、MUSEのフ レーム間内挿処理と同様に現フィールドのNTSC信号 と1フレーム期間遅延したNTSC信号を画素ごとに多 重化する。分離回路114ではセレクタ回路106で多 重化されたNTSC信号を再び現フィールドと1フレー ム期間遅延した信号に分離する。NTSC信号処理回路 116では分離回路114からの現フィールドの信号と 1フレーム期間遅延した信号を用いてその後のNTSC 信号の各復号処理を行い、復号後のRGB映像信号の各 ディジタルデータを出力する。各ディジタルデータはそ れぞれD/A変換器120,121,122によってア ナログ信号に変換されてモニタ124に入力される。

[0010]

【発明が解決しようとする課題】しかしながら前記のような構成は、2方式の間の限られた処理間でのメモリ共用であり、3方式以上の多数の信号処理回路ブロック内の個々の時空間での共用や、信号処理回路ブロック内の個々の時空間処理回路単位でのメモリ共用に対応するには多数かつ多段のセレクタ回路を必要とするなどの課題を有していた。また前記のような構成では選択した放送方式以外の信号処理回路は正常に動作しないために、常にどちらかかた。さらに前記のような構成では有効に動作していた。という課題を有していた。

【0011】第1の発明はかかる点に鑑み、複数の放送

方式に対応し、それぞれの放送方式に対応した信号処理 回路の間でメモリの一部または全部を共有して低コスト 化を図るテレビジョン受像機を提供することを目的とす る。

【0012】第2の本発明はかかる点に鑑み、共有メモリを優先的に用いて復号処理が行われている放送方式以外の映像も同時に楽しめるテレビジョン受像機を提供することを目的とする。

【0013】第3の発明はかかる点に鑑み、不要な電力 10 消費を抑制する複数方式対応のテレビジョン受像機を提供することを目的とする。

[0014]

20

【課題を解決するための手段】第1の発明は、複数の信号処理回路ブロックと、少なくとも一つのメモリブロックを備え、前記メモリブロックの入力端子には、前記複数の信号処理回路ブロックからの信号線を共通に接続し、前記複数の信号処理回路ブロックは、前記メモリブロックへ信号を供給する出力端子にトライステート機能を有し、前記選択信号にしたがって選択した出力端子を除きすべてを高インピーダンス状態にすることによって前記メモリブロックへの入力信号を択一的に選択することを特徴とするテレビジョン受像機である。

【0015】第2の発明は、前記複数の信号処理回路ブロックの各々が、到来入力信号の同一フィールド内の信号のみを用いて処理を行う空間信号処理回路と、複数フィールド分の信号を用いて処理を行う時空間信号処理回路とを備え、前記選択信号にしたがって前記時空間信号処理回路に複数フィールド分の信号が得られない場合には前記時空間信号処理回路からの出力を用いない信号処理形態をなすことを特徴とするテレビジョン受像機である。

【0016】第3の発明は、前記複数の信号処理回路ブロックの各々が、前記選択信号にしたがってブロックの全体または一部の駆動クロックを停止できることを特徴とするテレビジョン受像機である。

[0017]

【作用】第1の発明は前記した構成により、メモリの入力に共通に接続されている複数の信号処理回路の出力端子にトライステート機能をもたせ、選択信号によって選40 択したもの以外を高インピーダンス状態にしてメモリへ入力する信号を択一的に選択するようにし、選択信号を切り換えることで各信号処理回路でメモリを共用化することができる。

【0018】第2の発明は前記した構成により、第1の発明の作用に加えて、各信号処理回路は選択信号にしたがってメモリが利用できない状態の場合は、メモリを必要としない空間処理で入力信号の復号処理を行うように切り換わり、メモリ共用化状態においても同時に複数の映像信号処理を行うことができる。

50 【0019】第3の発明は前記した構成により、第2の

30

発明の作用に加えて、各信号処理回路は選択信号によって選択されない場合は駆動クロックを停止して不要な電力消費を抑制することができる。

[0020]

【実施例】図1は第1の発明の実施例におけるテレビジ ョン受像機のブロック図を示すものである。図1におい て、1は第1の放送方式のテレビジョン信号を入力する 入力端子、2は第2の放送方式のテレビジョン信号を入 力する入力端子、3は第3の放送方式のテレビジョン信 号を入力する入力端子、4は選択信号S1の入力端子、 5~7はA/D変換器、8は第1の放送方式に対応した 信号処理を行う第1の信号処理回路ブロック、9は第2 の放送方式に対応した信号処理を行う第2の信号処理回 路ブロック、10は第3の放送方式に対応した信号処理 を行う第3の信号処理回路ブロック、14は映像信号処 理のなかの時空間処理や時間軸変換処理に必要な画像メ モリを複数有したメモリブロック、11,12,13は それぞれ第1, 第2, 第3の信号処理回路ブロックから メモリブロック14へ供給する信号の出力を制御信号S 1に応じて通過させるか高インピーダンス状態にするか を切り換えるトライステート出力端子。15~17はD /A変換器、18は第1の放送方式のテレビジョン信号 の復号信号を出力する出力端子、19は第2の放送方式 のテレビジョン信号の復号信号を出力する出力端子、2 0は第3の放送方式のテレビジョン信号の復号信号を出 力する出力端子である。

【0021】以上のように構成されたこの実施例のテレビジョン受像機において、以下その動作を説明する。動作の説明は復号すべきテレビジョン信号が第1の放送方式の場合、第2の放送方式の場合、第3の放送方式の場合に分けて行う。

【0022】まず第1の放送方式のテレビジョン信号を処理する場合、入力端子4に加えられた選択信号S1は出力端子11のみを通過状態にし、出力端子12,13を高インピーダンス状態にすることにより等価的に出力端子11の信号線のみをメモリブロック14に接続した状態にする。入力端子1に加えられた第1の放送方式のテレビジョン信号は、A/D変換器5においてディジタル信号に変換され、変換されたディジタルテレビジョン信号は第1の信号処理回路ブロック8において復号され、D/A変換器15によって再びアナログ信号に変換され、出力端子18より第1の映像信号を得る。

【0023】第2の放送方式のテレビジョン信号を処理する場合、入力端子4に加えられた選択信号S1は出力端子12のみを通過状態にし、出力端子11,13を高インピーダンス状態にすることにより等価的に出力端子12の信号線のみをメモリブロック14に接続した状態にする。入力端子2に加えられた第2の放送方式のテレビジョン信号は、A/D変換器6においてディジタル信号に変換され、変換されたディジタルテレビジョン信号

は第2の信号処理回路ブロック9において復号され、D /A変換器16によって再びアナログ信号に変換され、 出力端子19より第2の映像信号を得る。

【0024】第3の放送方式のテレビジョン信号を処理する場合、入力端子4に加えられた選択信号S1は出力端子13のみを通過状態にし、出力端子11,12を高インピーダンス状態にすることにより等価的に出力端子13の信号線のみをメモリブロック14に接続した状態にする。入力端子3に加えられた第3の放送方式のテレビジョン信号は、A/D変換器7においてディジタル信号に変換され、変換されたディジタルテレビジョン信号は信号は第3の信号処理回路ブロック10において復号され、D/A変換器17によって再びアナログ信号に変換され、出力端子20より第3の映像信号を得る。

【0025】以上のようにこの実施例によれば、複数の放送方式に対応したそれぞれの信号処理回路ブロックで画像メモリを共用化するに際して、各信号処理回路ブロックからメモリブロックへ信号を供給する出力端子にトライステート機能を設け、各出力端子のトライステートの状態を制御することでメモリブロックへの入力信号を切り換えることにより、従来セレクタなどの選択手段によって画像メモリへの入力信号を切り換えていたものに比べ、新たなセレクタの増設なしに3つの信号処理回路ブロックからの画像メモリの共用が可能となる。

【0026】なおこの実施例ではメモリブロックへ信号を供給する出力端子にトライステート機能を設けるととなが、制御信号にしたがって出力端子を高インピーダンス状態にする機能であればどのようなものでも以上である場所ではメモリブロックをは言うまでもない。またこの実施例ではメモリブロックを打つの数は2つの信号処理回路ブロックでメモリブロックを担けるのいかなる数でもよく、数が多くなるほごうまでもよく、数が多くなるほごうまでもない。さらにこの実施例ではメモリブロックへの入出方にこの実施例ではメモリブロックへの入出方にこの実施例ではメモリブロックである例をよるにこの実施例ではよっていかなる数でもよく、その場合もまたこの実施例に示した発明がさらに有効になることも言うまでもない。

【0027】図2は第2の発明の実施例におけるテレビ ジョン受像機のブロック図を示すものである。図2において、21はMUSE信号の入力端子、22はNTSC信号の入力端子、23は選択信号M/Nの入力端子、24,25はA/D変換器、26はMUSE信号を復号するMUSE信号処理ブロック、27はNTSC信号を復号するNTSC信号処理回路ブロック、14はメモリブロック、29,30はそれぞれ16.2MHzのサンブルレートのMUSE信号または14.3MHzのサンブルレートのNTSC信号を1フレーム期間記憶できる容量(約4Mビット)をもつ画像メモリ、31,32はそ 50 れぞれ同信号を1フィールド期間記憶できる容量(約2

Mビット)をもつ画像メモリ、33はMUSE信号処理 ブロック26の出力映像信号とNTSC信号処理のブロック27の出力映像信号を一つの画面に合成する画面合 成回路、34,35はD/A変換器、36はMUSE信 号の復号信号の録画用出力端子、37はモニタである。

【0028】図3はMUSE信号処理ブロック26の構成例を示すブロック図である。図3において、41は動画処理回路、42は静止画処理回路、43は動き検出回路、44は混合回路、45はセレクタ、46はMUSE信号の復号回路、47はMUSE信号を録画用信号に変換する走査線数変換回路、48は時空間フィルタ、49はセレクタ、50は走査線数変換回路47でMUSE信号から変換された録画用信号の復号回路、51~54はトライステート機能をもつ出力端子である。図3においては静止画処理回路42と時空間フィルタ48などが時空間処理回路であり、動画処理回路41が空間処理回路である。また図3におけるA~Lは図2におけるA~Lと同一点であることを示している。

【0029】図4はNTSC信号処理ブロック27の構成例を示すブロック図である。図4において、61は静止画用Y/C分離回路、62は動画用Y/C分離回路、63は動き検出回路、64,70は混合回路、65,71はセレクタ、66は減算器、67は静止画用走査線補間回路、69は色信号用走査線補間回路、72は順次走査のNTSC信号の復号回路、73,74はトライステート機能を持つ出力端子である。図4においては静止画用YC分離回路61と静止画用走査線補間回路67などが時空間処理回路、動画用YC分離回路62と動画用走査線補間回路68などが空間処理回路である。また図4におけるM~Tは図2におけるM~Tと同一点であることを示している。

【0030】以上のように構成されたこの実施例のテレビジョン受像機において、以下その動作を説明する。

【0031】入力端子21に加えられたMUSE信号はA/D変換器24においてディジタル信号に変換されMUSE信号処理ブロック26に入力される。入力端子22に加えられたNTSC信号はA/D変換器25においてディジタル信号に変換されNTSC信号処理ブロック27に入力される。

【003.2】以下の動作の説明は主に復号すべき信号が MUSE信号の場合とNTSC信号の場合とに分けて行う。

【0033】まずMUSE信号を主に復号する場合、入力端子23に加えられる選択信号M/NはMUSEを選択する値となりMUSE信号処理ブロック26とNTSC信号処理ブロック27とに入力される。MUSE信号処理ブロック26では選択信号M/NがMUSEを選択している場合トライステート出力端子51の出力端Cが画像メモリ29の入力に、52の出力端Fが画像メモリ32の入力

にそれぞれ接続されていることになる。一方トライステート出力端子54は高インピーダンス状態であり、出力端Iは画像メモリ32と絶縁されている。フレーム間内挿回路421では入力MUSE信号と、入力信号を出力端Cより出力して画像メモリ29を経て入力端Dより得た1フレーム期間遅延信号とで内挿処理がなされフィールド間内挿回路422に供給する。

【0034】フィールド間内挿回路422ではフレーム間内挿処理された信号と、同信号を出力端Fー画像メモリ31-入力端Gー出力端Hー画像メモリ32-入力端Jという経路を経て得られた1フィールド期間遅延信号とで内挿処理がなされてMUSE信号の静止画領域の映像が復元される。フィールド内内挿回路411では現信号のみを用いて内挿処理を行い、MUSE信号の動画領域の映像が復元される。動き検出回路43には現信号と入力端Dより得られる1フレーム遅延信号および画像メモリ30を経て入力端Eより得られる2フレーム遅延信号が入力され、それらの信号をもとに1フレーム間の動き量を検出する。混合回路44では動画処理回路41と静止画処理回路42からの入力を動き検出回路43からの動き量に応じた比率で混合して出力する。

【0035】セレクタ45では選択信号M/NがMUSEを選択している場合、動き適応処理出力であるS3を選択しこれを出力する。復号回路46では以降のMUSEの各復号処理を行いRGBのディジタルデータとしてMUSE信号の復号出力を得る。走査線数変換回路47では現行NTSC-VCRに記録できる映像信号を得るために、MUSE信号の走査線数変換が行われる。セレクタ49は選択信号M/NがMUSEを選択している場合には走査線数変換回路47の出力であるS4を選択し、これを出力する。このとき時空間フィルタ回路48は信号処理系の流れに影響を及ぼさない。復号回路50ではセレクタ49の出力に対し以降の各復号処理を行いYCのディジタルデータとして録画用の出力を得る。

【0036】このように選択信号M/NがMUSEを選択する場合には、MUSE信号処理ブロック26は本来のMUSEの信号処理である動き適応時空間処理を行い、録画用の出力を得る処理では逆に時空間処理を行わないように動作する。

【0037】NTSC信号処理ブロック27では、選択信号M/NがMUSEを選択している場合、トライステート出力端子73,74はともに高インピーダンス状態であり、画像メモリから絶縁された状態になる。ライン間YC分離回路621では入力されたNTSC信号の現信号だけを用いてYC分離を行う。セレクタ65は選択信号M/NがMUSEを選択している場合ライン間YC分離回路621の出力S7を選択しこれを出力する。このときフレーム間YC分離回路611、動き検出回路6503、混合回路64は信号処理系の流れに影響を及ぼさな

い。ライン間YC分離回路621で分離された色信号は セレクタ65を介して減算器66と色信号補間回路69 に供給される。

【0038】減算器66では入力NTSC信号より色信号を減算することで輝度信号を得る。ライン間補間回路681では入力された輝度信号の現信号だけを用いて走査線補間を行う。セレクタ71は選択信号M/NがMUSEを選択している場合ライン間補間回路681の出力S9を選択しこれを出力する。このときフレーム間補間回路671、動き検出回路63、混合回路70は信号処理系の流れに影響を及ぼさない。セレクタ71からの輝度信号と、色信号補間回路69で走査線補間が行われた色信号は復号回路72に供給され、その後の復号処理が行われRGBのディジタルデータとして順次走査のNTSC信号の復号出力を得る。

【0039】このように選択信号M/NがMUSEを選択する場合には、NTSC信号処理ブロック27は時空間処理を行わず、空間処理のみで全ての信号処理を行うよう動作する。

【0040】次にNTSC信号を主に復号する場合、入 20 力端子23に加えられる選択信号M/NはNTSCを選択する値となりMUSE信号処理ブロック26とNTSC信号処理ブロック27とに入力される。MUSE信号処理ブロック26では選択信号M/NがNTSCを選択している場合、トライステート出力端子51,52,53はすべて高インピーダンス状態であり、画像メモリから絶縁された状態になる。一方トライステート出力端子54の出力端Iは画像メモリ32の入力に接続されていることになる。フィールド内内挿回路411では入力MUSE信号の現信号のみを用いて内挿処理を行い映像が 30 復元される。

【0041】セレクタ45は選択信号M/NがNTSCを選択している場合フィールド内内挿回路411の出力S2を選択しこれを出力する。このときフレーム間内挿回路421、フィールド間内挿回路422、動き検出回路43、混合回路44は信号処理系の流れに影響を及ぼさない。フィールド内内挿回路で内挿処理されたMUSE信号はセレクタ45を介して復号回路46に供給される。復号回路46では以降のMUSEの各復号処理を行いRGBのディジタルデータとしてMUSE信号の復号出力を得る。走査線数変換回路47では現行NTSC-VCRに記録できる映像信号を得るために、MUSE信号の走査線数変換が行われる。

【0042】走査線数変換回路の入力信号はMUSE信号を動画処理のみで復元した信号であるから、本来静止画処理をすべき領域に折り返し歪みと呼ばれる時空間方向のノイズ成分を含んでいる。時空間フィルタ回路48では走査線数変換回路の出力信号に残存する折り返し歪みを低減するよう働く。セレクタ49は選択信号M/NがNTSCを選択している場合には時空間フィルタ回路

48の出力信号S5を選択し、復号回路50に供給する。復号回路50では以降の各復号処理を行いYCのディジタルデータとして録画用の出力を得る。

10

【0043】このように選択信号M/NがNTSCを選択する場合には、MUSE信号処理ブロック26は空間処理であるフィールド内内挿処理のみでMUSE信号の復元を行い、録画用の出力を得る処理では逆にMUSE信号に発生する折り返し歪みを低減するための時空間フィルタ処理を行うように動作する。

【0044】NTSC信号処理ブロック27では、選択信号M/NがNTSCを選択している場合、トライステート出力端子73の出力端Oが画像メモリ29の入力に、74の出力端Rが画像メモリ31の入力にそれぞれ接続されていることになる。フレーム間YC分離回路611では入力NTSC信号と、入力信号を出力端Oより出力して画像メモリ29を経て入力端Pより得た1フレーム期間遅延信号とでYC分離処理がなされる。ライン間YC分離回路621では現信号のみを用いてYC分離処理がなされる。

70 【0045】動き検出回路63には現信号と入力端Pより得られる1フレーム遅延信号および画像メモリ30を経て入力端Qより得られる2フレーム遅延信号が入力され、それらの信号をもとに1フレーム間および2フレーム間の動き量を検出する。混合回路64ではフレーム間YC分離回路611とライン間YC分離回路621からの入力を動き検出回路63からの動き量に応じた比率で混合して出力する。セレクタ65では選択信号M/NがNTSCを選択している場合NTSC信号処理の通常の動き適応3次元YC分離出力であるS6を選択しこれを0 出力する。動き適応3次元YC分離処理で分離された色信号はセレクタ65を介して減算器66と色信号補間回路69に供給される。

【0046】減算器66では入力NTSC信号より色信 号を減算することで輝度信号を得る。フィールド間補間 回路671では入力された輝度信号と、同信号を出力端 Rより出力して画像メモリ31を経て入力端Sより得た 1フィールド期間遅延信号とで走査線補間処理がなされ る。ライン間補間回路681では入力された輝度信号の 現信号だけを用いて走査線補間を行う。混合回路70で はフィールド間補間回路671とライン間補間回路68 1からの入力を動き検出回路63からの動き量に応じた 比率で混合して出力する。セレクタ71は選択信号M/ NがNTSCを選択している場合にはNTSC信号処理 の通常の動き適応走査線補間出力であるS8を選択し、 これを出力する。セレクタ71からの輝度信号と、色信 号補間回路69で走査線補間が行われた色信号は復号回 路72に供給され、その後の復号処理が行われRGBの ディジタルデータとして順次走査のNTSC信号の復号 出力を得る。

50 【0047】このように選択信号M/NがNTSCを選

択する場合には、NTSC信号処理プロック27は本来の動き適応時空間信号処理を行うよう動作する。

【0048】 MUSE信号処理プロック26において復号された映像信号とNTSC信号処理プロックにおいて復号された映像信号はともに画面合成回路33に入力される。画面合成回路33では例えば図5,図6に示すように、二つの映像信号を合成して一つの映像信号出入の映像信号が主画面である方が好ましいことは言うの映像信号が主画面である方が好ましいことは言う人名変換器35によってアナログ映像信号に変換される。一方MUSE信号処理プロック26の録画用出力はD/A変換器34によってアナログ映像信号に変換され録画用出力端36に供給される。

【0049】以上のようにこの実施例によれば、時空間信号処理回路が選択信号にしたがって画像メモリの利用を制限される場合には、信号処理の経路をメモリを必要としない空間処理回路を通過する経路に切り換えることにより、画像メモリを主に利用する信号処理回路ブロックと画像メモリの利用が制限される信号処理回路ブロックの両方の映像を楽しむことができる。

【0050】なおこの実施例では時空間信号処理回路が選択信号にしたがって画像メモリの利用を制限される場合には、セレクタ45,65,70を用いて信号処理の経路を強制的に空間処理のみを通過する経路に切り換えていたが、混合回路44,64,70において空間信号処理の出力と時空間信号処理の出力の混合比を強制的に立てであるような構成であっても良いことは割りによるない。またこの実施例では、フレーム間内挿回路でもない。またこの実施例では、フレーム間内挿回路でもない。関11に示した従来例におけるセレクタ回路109,画像メモリ107,108からなる巡回構成のフレーム間内挿回路であっても良いことは言うまでもない。

【0051】さらにこの実施例ではMUSE信号処理プロックとNTSC信号処理プロックでメモリを共有する例を示したが、2つ以上のいかなる放送方式に対応した信号処理回路プロック間でメモリを共有しても良いことは言うまでもない。さらにこの実施例ではメモリ共有の組み合わせとしてMUSEのフレーム間内挿回路421とNTSCのフレーム間YC分離回路611、MUSEのフィールド間内挿回路422と時空間フィルタ48、NTSCのフィールド間補間回路671の間でそれぞれメモリを共有したが、この組み合わせに限定されるものではないことも言うまでもない。

【0052】図7は第3の発明の第1の実施例におけるテレビジョン受像機のブロック図を示すものである。図7において、 $1\sim20$ は図1に示した第1の発明の実施例と同様である。81, 82, 83はそれぞれ第1, 第2, 第3の信号処理回路ブロックへ信号処理回路を駆動

するためのクロックを入力する入力端子。84,85,86はそれぞれ第1,第2,第3の信号処理回路ブロックへ供給するクロック信号を選択信号S1にしたがって通過させるか"L"レベルに固定するかを切り換えるAND回路である。

12

【0053】以上のように構成されたこの実施例のテレビジョン受像機において、以下その動作を説明する。動作の説明は復号すべきテレビジョン信号が第1の放送方式の場合、第2の放送方式の場合、第3の放送方式の場合

【0054】まず第1の放送方式のテレビジョン信号を処理する場合、入力端子4に加えられた選択信号S1は出力端子11のみを通過状態にし、出力端子12,13を高インピーダンス状態にすることにより等価的に出力端子11の信号線のみをメモリブロック14に接続した状態にする。

【0055】さらにS1はAND回路84,85,86 に入力する信号のうち84に入力する信号のみ"H"レ ベルにし、85,86に入力する信号を"L"レベルに 20 することによって、入力端子81,82,83に入力さ れたクロック信号のうち、81のクロック信号のみを第 1の信号処理回路ブロック内に供給し、82,83のク ロック信号はそれぞれ第2,第3の信号処理回路ブロッ ク内には供給しない。入力端子1に加えられた第1の放 送方式のテレビジョン信号は、A/D変換器5において ディジタル信号に変換され、変換されたディジタルテレ ビジョン信号は第1の信号処理回路ブロック8において 復号され、D/A変換器15によって再びアナログ信号 に変換され、出力端子18より第1の映像信号を得る。 【0056】第2の放送方式のテレビジョン信号を処理 する場合、入力端子4に加えられた選択信号S1は出力 端子12のみを通過状態にし、出力端子11,13を高 インピーダンス状態にすることにより等価的に出力端子 12の信号線のみをメモリブロック14に接続した状態

【0057】さらにS1はAND回路84,85,86に入力する信号のうち85に入力する信号のみ"H"レベルにし、84,86に入力する信号を"L"レベルにすることによって、入力端子81,82,83に入力されたクロック信号のうち、82のクロック信号のみを第2の信号処理回路ブロック内に供給し、81,83のクロック信号はそれぞれ第1,第3の信号処理回路ブロック内には供給しない。入力端子2に加えられた第2の放送方式のテレビジョン信号は、A/D変換器6においてディジタル信号に変換され、変換されたディジタルテレビジョン信号は第2の信号処理回路ブロック9において復号され、D/A変換器16によって再びアナログ信号に変換され、出力端子19より第2の映像信号を得る。【0058】第3の放送方式のテレビジョン信号を処理

にする。

[0058] 第3の放送方式のテレビション信号を処理 50 する場合、入力端子4に加えられた選択信号S1は出力 端子13のみを通過状態にし、出力端子11,12を高インピーダンス状態にすることにより等価的に出力端子13の信号線のみをメモリブロック14に接続した状態にする。

【0059】さらにS1はAND回路84,85,86に入力する信号のうち86に入力する信号のみ"H"レベルにし、84,85に入力する信号を"L"レベルにすることによって、入力端子81,82,83に入力する信号を"L"レベルにすることによって、入力端子81,82,83に入力を見のみを第3の信号処理回路ブロック内に供給し、81,82のクロック信号はそれぞれ第1,第2の信号処理回路ブロック内には供給しない。入力端子3に加えられた第3のかというではは、A/D変換器7において次分ル信号に変換され、変換されたディジタル信号に変換され、変換されたディジタルにおいて復号され、D/A変換器17によって再びアナログ信号に変換され、出力端子20より第3の映像信号を得る。

【0060】以上のようにこの実施例によれば、複数の放送方式に対応したそれぞれの信号処理回路ブロックからメモリブロックへ信号を供給する出力端子にトライステート機能を設け、各出力端子のトライステート状態を制御することでメモリブロックへの入力信号を切り換えることにより画像メモリの共用が可能となるとともに、選択信号S1によって選択されずにメモリブロックに号切り離されている信号処理回路ブロックのクロック信号の供給を止めることによって、信号処理がなされないブロックの消費電力を削減し、不要な電力消費を抑制することができる。

【0061】なおこの実施例では3つの信号処理回路ブロックでメモリブロックを共有する例を示したが、信号処理回路ブロックの数は2つ以上のいかなる数でも良いことは言うまでもない。また、この実施例ではメモリブロックへの入出力信号を各信号処理回路ブロックで一つづつである例を示したが、入出力信号の数は1つ以上のいかなる数でも良いことも言うまでもない。さらにこの実施例では各信号処理回路ブロックへのクロック信号の供給を止めるためにAND回路を用いたが、通常のON/OFFスイッチなどクロック信号の供給を制御するものであればどのようなものでもよい。

【0062】図8は第3の発明の第2の実施例におけるテレビジョン受像機のブロック図を示すものである。図8において、14,21~37は図2に示した第2の発明の実施例と同様である。38はMUSE信号処理ブロック26を駆動するためのクロック信号CKMを入力する入力端子、39はNTSC信号処理ブロック27を駆動するためのクロック信号CKN入力する入力端子である。

【0063】図9はMUSE信号処理ブロック26の構成例を示すブロック図である。図9において、41~5

4 は図3 に示した第2 の発明の実施例と同様である。5 5,56 はAND回路である。

14

【0064】図10はNTSC信号処理ブロック27の 構成例を示すブロック図である。図10において、61 ~74は図4に示した第2の発明の実施例と同様であ る。75はAND回路である。

【0065】以上のように構成されたこの実施例のテレビジョン受像機において、以下その動作を説明する。基本動作は第2の発明の実施例と同様であるので、ここでは本実施例の特有の動作についてのみ説明する。クロック信号入力端子38にはMUSE信号処理ブロックを駆動するためのクロック信号CKMが入力され、クロック信号入力端子39にはNTSC信号処理ブロックを駆動するためのクロック信号CKNが入力される。

【0066】以下の動作の説明は主に復号すべき信号が MUSE信号の場合とNTSC信号の場合とに分けて行 う。

【0067】まずMUSE信号を主に復号する場合、入力端子23に加えられる選択信号M/NはMUSEを選択する値となりMUSE信号処理ブロック26とNTSC信号処理ブロック27とに入力される。MUSE信号処理ブロック26では選択信号M/NがMUSEを選択している場合AND回路55の出力CK1は入力クロック信号CKMと同じになる。一方AND回路56の出力CK2は"L"レベル固定となり、クロック信号が停止した状態となる。フレーム間内挿回路421、フィールド間内挿回路422、動き検出回路43、混合回路44には駆動クロック信号としてCK1が供給されている。その他の処理回路については選択信号M/Nによらない適当なクロックが供給されていることは言うまでもな

【0068】したがって選択信号M/NがMUSEを選択している場合、時空間フィルタ回路48にはクロックが供給されないことになり動作しない。第2の発明の実施例より、セレクタ49はS4を選択している状態なので、全体の信号処理経路には影響がない。したがってこの場合時空間フィルタ回路48が消費する電力を削減できる。NTSC処理ブロック27では選択信号M/Nが40MUSEを選択している場合AND回路75の出力CK3は"L"レベル固定となり、クロック信号が停止した状態となる。フレーム間YC分離回路611,動き検出回路63,混合回路64,フィールド間補間回路671,混合回路70には駆動クロック信号としてCK3が供給されている。

【0069】その他の処理回路については選択信号M/Nによらない適当なクロックが供給されていることは言うまでもない。したがって選択信号M/NがMUSEを選択している場合、フレーム間YC分離回路611,動きを検出回路63,混合回路64,フィールド間補間回路

15

671,混合回路70にはクロックが供給されないこと になり動作しない。第2の発明の実施例より、セレクタ 65はS7を、セレクタ71はS9をそれぞれ選択して いる状態なので、全体の信号処理経路には影響がない。 したがってこの場合フレーム間YC分離回路611,動 き検出回路63,混合回路64,フィールド間補間回路 671、混合回路70が消費する電力を削減できる。 【0070】次にNTSC信号を主に復号する場合、入 力端子23に加えられる選択信号M/NはNTSCを選 択する値となりMUSE信号処理ブロック26とNTS C信号処理プロック27とに入力される。MUSE信号 処理ブロック26では選択信号M/NがNTSCを選択 している場合、AND回路55の出力CK1は"L"レ ベル固定となり、クロック信号が停止した状態となる。 一方AND回路56の出力CK2は入力クロック信号C KMと同じになる。この場合、フレーム間内挿回路42 1,フィールド間内挿回路422,動き検出回路43, 混合回路44にはクロックが供給されないことになり動 作しない。

【0071】第2の発明の実施例より、セレクタ45は S2を選択している状態なので、全体の信号処理経路に は影響がない。したがってこの場合フレーム間内挿回路 421,フィールド間内挿回路422,動き検出回路4 3,混合回路44が消費する電力を削減できる。NTS C処理ブロック27では選択信号M/NがNTSCを選 択している場合AND回路75の出力CK3は入力クロック信号CKNと同じになる。この場合NTSC信号処理ブロック内の全ての信号処理回路が動作する。

【0072】以上のようにこの実施例によれば、選択信号にしたがって画像メモリの利用が制限される信号処理回路ブロックにおいて、信号処理の経路をメモリが利用できなくなった時空間処理を経過しない経路に切り換えるととことによって、画像メモリを主に利用する信号処理回路ブロックと画像メモリの利用が制限される信号処理回路ブロックの両方の映像を楽しむことができるともに、経路が切り換わったことにより信号処理の経路上、出力信号に影響を及ぼさない信号処理回路のクロックの供給を止めることによって不要な電力消費を抑制することができる。

【0073】なおこの実施例では時空間信号処理回路が選択信号にしたがって画像メモリの利用を制限される場合には、セレクタ45,65,70を用いて信号処理の経路を強制的に空間処理のみを通過する経路に切り換えていたが、混合回路44,64,70において空間信号処理の出力と時空間信号処理の出力の混合比を強制的に10:0とするような構成であっても良いことは言うまでもない。またこの実施例では、フレーム間内挿回路421は現信号と画像メモリ29を介して得た1フレーム遅延信号とでフレーム間内挿処理を行ったが、図11に示した従来例におけるセレクタ回路109,画像メモリ

107,108からなる巡回構成のフレーム間内挿回路であっても良いことは言うまでもない。

【0074】さらにこの実施例ではMUSE信号処理ブロックとNTSC信号処理ブロックでメモリを共有する例を示したが、2つ以上のいかなる放送方式に対応した信号処理回路ブロック間でメモリを共有しても良いことは言うまでもない。さらにこの実施例ではメモリ共有の組み合わせとしてMUSEのフレーム間内挿回路421とNTSCのフレーム間YC分離回路611、MUSEのフィールド間内挿回路422と時空間フィルタ48、NTSCのフィールド間補間回路671の間でそれぞれメモリを共有したが、この組み合わせに限定されるものではないことも言うまでもない。さらにこの実施例ではないことも言うまでもない。さらにこの実施例では各信号処理回路ブロックへのクロック信号の供給を止めるためにAND回路を用いたが、通常のON/OFFスイッチなどクロック信号の供給を制御するものであればどのようなものでもよい。

[0075]

【発明の効果】以上説明したように、第1の発明によれ は、メモリの入力に共通に接続されている複数の信号処理回路のそれぞれ出力端子にトライステート機能をもたせ、メモリへ入力する信号を択一的に選択するようにすることによって、セレクタなどのハードウェアを特に増設することなく多数の信号処理回路ブロックからのメモリの共有や、信号処理回路ブロック内の各処理ごとの様々なメモリ共有の組み合わせにも柔軟に対応することができ、その実用的効果は大きい。

【0076】第2の発明によれば、第1の発明の効果に加えて、メモリ共用化状態においても各信号処理回路が30 それぞれの映像信号処理を行うことで、同時に複数の映像を見ることができ、その実用的効果は大きい。

【0077】第3の発明によれば、第2の発明の効果に加えて、不要な電力消費を抑制することができ、その実用的効果は大きい。

【図面の簡単な説明】

【図1】第1発明の実施例におけるテレビジョン受像機のブロック図

【図2】第2発明の実施例におけるテレビジョン受像機のブロック図

10 【図3】同実施例のMUSE信号処理ブロックの構成例を示すブロック図

【図4】同実施例のNTSC信号処理ブロックの構成例を示すブロック図

【図5】同実施例の画面合成回路の動作を説明するため の第1の画面図

【図6】同実施例の画面合成回路の動作を説明するための第2の画面図

【図7】第3の発明の第1の実施例におけるテレビジョン受像機のブロック図

50 【図8】第3の発明の第2の実施例におけるテレビジョ

ン受像機のブロック図

【図9】同実施例のMUSE信号処理ブロックの構成例を示すブロック図

【図10】同実施例のNTSC信号処理ブロックの構成例を示すブロック図

【図11】従来のテレビジョン受像機のブロック図 【符号の説明】

1,2,3,4,21,22,23,38,39,8 1,82,83,101,102,103 信号の入力 端子

5, 6, 7, 24, 25 A/D変換器

8,9,10 信号処理回路プロック

11,12,13,51,52,53,73,74 トライステート出力端子

14 メモリブロック

15, 16, 17, 34, 35, 117, 118, 11

9,120,121,122 D/A変換器

18, 19, 20, 36 信号の出力端子

26,115 MUSE信号処理ブロック

27,116 NTSC信号処理ブロック

29,30,31,32,107,108 画像メモリ

33 画面合成回路

37, 123, 124 E=9

41 動画処理回路

42 静止画処理回路

43,63 動き検出回路

44,64,70 混合回路

45, 49, 65, 71, 106, 109, 112 セレクタ回路

18

46,50,72 復号回路

47 走查線数変換回路

10 48 時空間フィルタ回路

61 静止画用YC分離回路

6-2 動画用YC分離回路

66. 減算器

67 静止画用走查線補間回路

68 動画用走查線補間回路

69 色信号補間回路


55, 56, 75, 84, 84, 86 AND回路

110 MUSE用タイミング発生回路


111 NTSC用タイミング発生回路

20 113 アドレス発生器


114 分離回路




【図1】




【図5】




[図2]




【図7】




[図3]




[図4]




[図8]




【図11】



[図9]



【図10】



フロントページの続き

(72)発明者 石津 厚 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.